코어 밀집도가 늘어날때 코어간 컨텍스트 스위칭이 발생할때 시피유 간의 속도차이는 메모리 속도 영향을 받을거같아서 5세대 메모리 덕이아니라 컨텍스트 스위칭 자체가 일어나는걸 방지하는 기술이 생겻다느 것인가요?
IRQBALANCE 랑 DLB랑 개념이 같은건 아닌가요?